消息称三星和 SK 海力士改进 HBM 封装工艺，即将量产 12 层产品
IT之家 9 月 12 日消息，根据韩国 The Elec 报道，三星电子和 SK 海力士两家公司加速推进 12 层 HBM 内存量产。生成式 AI 的爆火带动英伟达加速卡的需求之外，也带动了对高容量存储器（HBM）的需求。HBM 堆叠的层数越多，处理数据的能力就越强，目前主流 HBM 堆叠 8 层，而下一代 12 层也即将开始量产。报道称 HBM 堆叠目前主要使用正使用热压粘合（TCB）和批量回
Intel四大先进封装技术：既能盖“四合院” 也能建“摩天楼”
随着半导体制程工艺提升越来越困难，先进封装技术的重要性则愈发凸显，成为延续摩尔定律的关键。Intel就一直在深入研究各种先进封装技术，部分已经得到广泛应用，比如EMIB、Foveros，部分已经准备就绪，比如Foveros Omni、Foveros Direct。此前，我们也曾经对这些先进封装技术进行过深入解读。现在，Intel通过形象的动图，诠释了几种封装技术的原理和特点。其实，处理器虽然封装最
集成16GB LPDDR5X内存！Intel酷睿Ultra颠覆笔记本
此前在马来西亚工厂，我们见识到了正在生产中的代号Meteor Lake的下一代酷睿Ultra处理器，本月底就会发布。酷睿Ultra采用了Chiplet芯粒布局和分立式模块架构，将不同工艺制造的CPU、GPU、SoC、IO四大模块整合在一起，但这居然还不是全部！Intel在最新一篇介绍EMiB、Foveros封装技术的文章中，展示了整合内存芯片的酷睿Ultra。从图中可以看到，这种特殊的酷睿Ultr
首个国内《芯粒互联接口标准》Chiplet 接口 PB Link 测试成功
IT之家 9 月 6 日消息，近日，北极雄芯宣布自主研发的首个基于国内《芯粒互联接口标准》的 Chiplet 互联接口 PBLink 回片测试成功。PBLink 接口具备低成本、低延时、高带宽、高可靠、符合国产接口标准、兼容封装内外互连、注重国产自主可控等特点。据介绍，该接口采用 12nm 工艺制造，每个 D2D 单元为 8 通道设计，合计提供最高 256Gb / s 的传输带宽，可采用更少的封装
36氪首发 ｜「 北极雄芯」完成超亿元融资，探索基于芯粒的专用计算
作者｜杨逍编辑 ｜苏建勋近日，36氪获悉，Chiplet(芯粒)芯片公司北极雄芯完成新一轮超亿元融资，投资方为丰年资本、正为资本。本轮融资将主要用于下一代通用型芯粒及功能型芯粒的开发，同时公司将进一步投入高速互联芯粒接口等Chiplet基础技术的研发。北极雄芯成立于2021年，孵化于清华大学交叉信息核心技术研究院。此前曾获得图灵创投、红杉中国种子基金、SEE FUND、青岛润扬、韦豪创芯、讯飞创投
UCIe 1.1 小芯片 / 芯粒互连规范发布，增强汽车领域功能
IT之家 8 月 9 日消息，UCIe 是一种开放的小芯片 / 芯粒互连协议，UCIe 联盟由 AMD、Arm、ASE、Google Cloud、英特尔、Meta、微软、高通、三星和台积电十家公司于 2022 年 3 月建立。该联盟成立的目的旨在推动 Chiplet 接口规范的标准化，目前成员已超 100 家。日前，UCIe 联盟正式发布了 UCIe 1.1 规范，主要是扩展可靠性机制，提供功能改
